Технологический Болт Генона

Компания Western Digital открыла под лицензией Apache 2.0 схемы, документацию, CAD-модели, дизайн чипа, микрокод и полную реализацию на языке Verilog для 32-разрядного RISC-V процессора SweRV EH1, работающего на частоте 1.8 GHz, построенного на архитектуре с 8-уровневыми двухмагистральными конвейерами (2-way superscalar) и рассчитанного на производство по техпроцессу 28 нм CMOS. SweRV демонстрирует производительность 4.9 CoreMarks/Mhz и превосходит чип ARM Cortex-A15 (3.5-4.01 CoreMarks/Mhz).